RS编解码VERILOG实现 上传者：lj6993437 2019-07-05 07:23:21上传 RAR文件 1.06MB 热度 68次 RS编码器，译码器，主要采用FPGA来实现软件使用verilog语言，从原理到硬件的实现，进行了功能仿真以及板上调试，验证正确 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-05 07:23:21 只有编码。 码姐姐匿名网友 2019-07-05 07:23:21 没有编码啊 码姐姐匿名网友 2019-07-05 07:23:21 只有编码没有解码，，，，， 码姐姐匿名网友 2019-07-05 07:23:21 这个很不错，有利于学习编码 码姐姐匿名网友 2019-07-05 07:23:21 只有编码没有解码啊 码姐姐匿名网友 2019-07-05 07:23:21 只有编码没有解码 码姐姐匿名网友 2019-07-05 07:23:21 内容只有编码啊 码姐姐匿名网友 2019-07-05 07:23:21 谢谢分享,不过没有写明是rs（n，k），n和k是多少 码姐姐匿名网友 2019-07-05 07:23:21 正在学习中，非常感谢楼主的分享，请问使用什么版本的ISE写的 发表评论
只有编码。
没有编码啊
只有编码没有解码，，，，，
这个很不错，有利于学习编码
只有编码没有解码啊
只有编码没有解码
内容只有编码啊
谢谢分享,不过没有写明是rs（n，k），n和k是多少
正在学习中，非常感谢楼主的分享，请问使用什么版本的ISE写的