基于CPLD的数字时钟设计及VHDL代码详解 上传者：beam94316 2023-06-19 21:51:55上传 DOCX文件 26.73KB 热度 12次 本文详细介绍了基于CPLD--EPM570T100C5N芯片的数字时钟设计及VHDL代码实现，包括时间计时与显示、闹钟模块、秒表模块以及各种操作细节。此设计还具有校时、报时、时间预值等功能，可以对时、分、秒三个维度进行单独校时，并且各个模块之间不会互相影响。该设计不仅具有实用性，而且可以作为数字时钟设计的实例供学习参考。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 beam94316 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
