基于CPLD时钟程序(VHDL语言的)

Name: 基于CPLD时钟程序(VHDL语言的)
Rating: 4.5 (47 reviews)
Author: li74681

上传者：li74681 2020-08-19 17:36:03上传 ZIP文件 870.94KB 热度 47次

对于刚学CPLD的朋友相信一定有用,是一个整个的系统,改一下引脚就可以下了

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于CPLD时钟程序VHDL语言的

对于刚学CPLD的朋友相信一定有用,是一个整个的系统,改一下引脚就可以下了

大小：871KB | 2020-08-19 17:36:03
基于VHDL语言的一些CPLD程序

大小：0B | 2019-03-01 00:58:45
基于CPLD的数字时钟设计及VHDL代码详解

本文详细介绍了基于CPLD--EPM570T100C5N芯片的数字时钟设计及VHDL代码实现，包括时...

大小：26.73KB | 2023-06-19 21:51:55
基于CPLD的VHDL语言设计优化.pdf

通过对CPLD 器件的介绍以及VHDL 语言特点的阐述，本文描述和分析了在逻辑电路编程中常见的毛刺信...

大小：72KB | 2020-07-17 07:36:08
基于vhdl语言的电子时钟

大小：0B | 2019-01-21 20:12:27
基于VHDL语言的数字时钟设计

大小：0B | 2018-12-08 11:20:42
基于CPLD FPGA的VHDL语言电路优化设计

优化设计是可编成逻辑设计的精华所在,如何节省所占用的面积、如何提高设计的性能是可编成逻辑设计的核心,...

大小：0B | 2020-10-28 01:40:30
VHDL语言编写的时钟

大小：0B | 2019-01-15 00:56:32
VHDL语言的数字时钟

大小：0B | 2019-03-17 10:14:57
基于cpld vhdl的流水灯

本流水灯程序可任意修改成为各种状态，可出现多种状态，修改简单，适用于任意型号的cpld开发板。

大小：0B | 2019-07-05 00:05:53
基于CPLD及FPGA的VHDL语言电路优化设计

VHDL(Very High Speed Integrated CIRCUITHARDWARE DE...

大小：146KB | 2020-09-01 02:56:15
数字时钟VHDL语言

在MAX+plusⅡ软件平台上，熟练运用VHDL语言，完成数字时钟设计的软件编程、编译、综合、仿真，...

大小：0B | 2019-09-27 19:57:19
基于VHDL的数字时钟

大小：0B | 2019-01-18 15:03:55
用VHDL语言的CPLD器件设计

本文介绍VHDL语言的基本概念,主要特点及利用其进行数字电路设计的方法,并通过实例加以说明.

大小：11.54 KB | 2022-07-15 18:41:57
基于vhdl的数字时钟

大小：0B | 2018-12-08 11:19:54
基于时钟设计的CPLD论文

基于CPLD的时钟设计,设计电路详细,分层设计,程序规范

大小：294KB | 2020-10-28 08:21:42