基于DVB_C系统的RS译码器的设计与实现.caj

Name: 基于DVB_C系统的RS译码器的设计与实现.caj
Rating: 4.5 (32 reviews)
Author: sping40

上传者：sping40 2021-04-17 22:11:32上传 CAJ文件 12.87MB 热度 32次

RS码译码

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于DVB_C系统的RS译码器的设计与实现.caj

RS码译码

大小：12.87MB | 2021-04-17 22:11:32
RS译码器的研究与实现论文)

大小：0B | 2019-01-06 03:21:40
基于FPGA的高速RS译码器设计

提出了一种基于RiBM算法的RS(255,223)高速译码器设计方案,并采用FPGA和Verilog...

大小：0B | 2020-10-28 03:09:36
基于G3PLC的RS译码器的设计与实现

针对G3-PLC物理层信道编码的要求,设计了一种RS译码器。为了解决译码过程中有限域乘法器存在的连线...

大小：0B | 2020-10-27 20:48:31
基于CMMB系统的LDPC译码器的设计与实现

摘要:根据CMMB中LDPC码校验矩阵的结构特点,提出了一种部分并行译码结构的实现方法,并在XILI...

大小：0B | 2020-10-28 04:04:28
论文研究基于iBM算法的RS译码器设计与实现.pdf

基于iBM算法的RS译码器设计与实现，吴春建，，本文给出了一种基于iBM算法的RS译码器设计方案。该...

大小：0B | 2020-03-24 13:43:14
基于FPGA的Viterbi译码器设计与实现

Design and Implementation of Viterbi Decoder Based...

大小：0B | 2019-06-23 08:22:12
基于DSP的viterbi译码器的设计与实现

基于DSP的viterbi译码器的设计与实现

大小：0B | 2019-09-06 15:18:59
基于CMMB传输系统的LDPC译码器设计与实现

根据CMMB中LDPC码校验矩阵的结构特点,提出了一种部分并行译码结构的实现方法,并在XILINX的...

大小：221KB | 2020-10-28 04:12:35
基于FPGA的RS255239编译码器设计

RS(Reed-Solomon)编码是一种具有较强纠错能力的多进制BCH编码,其既可纠正随机错误,又...

大小：391KB | 2021-04-25 13:39:06
RS204188译码器的设计verilog

RS(204,188)译码器设计verilog仿真功能实现

大小：0B | 2019-05-13 06:00:24
基于FPGA的Turbo码译码器设计与实现

对Turbo码的Log-MAP译码算法进行了研究,引入滑动窗技术对Log-MAP译码算法进行了优化,...

大小：0B | 2020-06-10 05:34:58
基于Matlab的TCM编译码器设计与实现

Matlab编写的TCM编译码器设计与实现的学位论文。

大小：461.5KB | 2024-04-19 14:12:10
基于FPGA的卷积编译码器的设计与实现

基于FPGA的卷积编译码器的设计与实现，实验原理，编译码器结构，仿真

大小：0B | 2019-07-12 16:34:21
基于FPGA的RS255239编译码器设计及实现方法

RS编译码器广泛应用于通信和存储系统,为解决高速存储器中数据可靠性的问题,文中提出了RS编码的实现方...

大小：390KB | 2020-08-30 00:45:31
基于VHDL的编码器与译码器的设计与实现

这是一个EDA平台下，以VHDL语言设计的编码器译码器的实现，内附截图是一个完整的课程设计报告，实现...

大小：0B | 2019-09-24 08:01:24