基于DSP的viterbi译码器的设计与实现

Name: 基于DSP的viterbi译码器的设计与实现
Rating: 4.5 (58 reviews)
Author: 哈哈笨笨牛

上传者：哈哈笨笨牛 2019-09-06 15:18:59上传 ZIP文件 3.53MB 热度 58次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-09-06 15:18:59

最近在研究这个，学习了

: 码姐姐匿名网友 2019-09-06 15:18:59

不是很全但值得一看~

基于DSP的viterbi译码器的设计与实现

基于DSP的viterbi译码器的设计与实现

大小：0B | 2019-09-06 15:18:59
基于FPGA的Viterbi译码器设计与实现

Design and Implementation of Viterbi Decoder Based...

大小：0B | 2019-06-23 08:22:12
基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：226KB | 2021-05-04 10:59:28
基于FPGA的Viterbi译码器设计及实现

Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快...

大小：275KB | 2020-08-30 04:56:20
卷积编码及基于DSP的Viterbi译码器设计caj格式

大小：0B | 2019-03-03 18:24:38
可编程Viterbi译码器设计与实现

卷积编码作为一种优秀的信道编码方式,已被广泛应用在卫星通信和无线通信系统中。在它所对应的译码方式中,...

大小：189KB | 2020-10-27 12:36:39
高速率低延时Viterbi译码器的设计与实现

在Vitebi译码器的实现中,由于路径存储方式的不同分为回溯和寄存器交换模式,效果是延时与资源消耗一...

大小：365KB | 2020-10-28 07:19:47
802.11wlan的viterbi译码器dsp代码

802.11wlan的viterbi译码器dsp代码

大小：22KB | 2021-04-22 18:19:28
基带芯片中Viterbi译码器的研究与实现

大小：239.058 KB | 2022-12-22 23:44:25
一种Viterbi译码器的设计

阐述卷积码和Viterbi译码的基本原理，并用VHDL来编程

大小：0B | 2019-07-18 03:31:36
EDA PLD中的基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：172KB | 2020-11-08 12:11:03
EDA PLD中的基于FPGA的Viterbi译码器设计及实现

卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译...

大小：207KB | 2020-10-27 12:48:14
论文研究Viterbi译码器的研究与设计.pdf

Viterbi译码器的研究与设计，董明，，在当代无线通信系统中，卷积码是一种广泛使用的信道编码方式。...

大小：0B | 2019-09-06 15:19:06
Viterbi译码器回溯算法实现研究

Viterbi译码器回溯算法实现研究

大小：0B | 2019-07-15 15:37:09
基于Xilinx FPGA的高速Viterbi回溯译码器

摘要:分析了新一代通信系统的发展对Viterbi译码器速率提出了更高的要求,通过优化Viterbi...

大小：225KB | 2021-02-06 12:25:32
基于VCP的DSP维特比译码器的设计与实现.pdf

基于VCP的DSP维特比译码器的设计与实现

大小：0B | 2018-12-29 07:20:45