RS译码器的研究与实现论文)

Name: RS译码器的研究与实现论文)
Rating: 4.5 (51 reviews)
Author: lucios

上传者：lucios 2019-01-06 03:21:40上传其他文件 500kb 热度 51次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: weixin_98556 2025-01-10 10:28:15

挺不错的，值得推荐

RS译码器的研究与实现论文)

大小：0B | 2019-01-06 03:21:40
论文研究基于iBM算法的RS译码器设计与实现.pdf

基于iBM算法的RS译码器设计与实现，吴春建，，本文给出了一种基于iBM算法的RS译码器设计方案。该...

大小：0B | 2020-03-24 13:43:14
论文研究Viterbi译码器的研究与设计.pdf

Viterbi译码器的研究与设计，董明，，在当代无线通信系统中，卷积码是一种广泛使用的信道编码方式。...

大小：0B | 2019-09-06 15:19:06
编码器与译码器与译码器

Encoder and decoder and decoder

大小：0B | 2019-06-22 06:47:07
论文研究高速VITERBI译码器的研究与设计.pdf

高速VITERBI译码器的研究与设计，李选中，李庆，设计了一个高速(2,1,6)Viterbi译码器...

大小：0B | 2019-09-06 15:19:01
基于G3PLC的RS译码器的设计与实现

针对G3-PLC物理层信道编码的要求,设计了一种RS译码器。为了解决译码过程中有限域乘法器存在的连线...

大小：0B | 2020-10-27 20:48:31
论文研究并行CISC指令译码器的设计与实现.pdf

针对x86系列兼容微处理器串行译码速度慢、效率低的缺点，提出了一种并行译码器设计方案。该方案将整个译...

大小：0B | 2020-05-19 13:57:39
论文研究基于GPP的并行Turbo译码器设计与实现.pdf

基于GPP的并行Turbo译码器设计与实现，刘晓辉，牛凯，基于通用处理器（GPP，GeneralPe...

大小：0B | 2020-02-27 01:31:48
基带芯片中Viterbi译码器的研究与实现

大小：239.058 KB | 2022-12-22 23:44:25
卷积码编译码器的研究与实现

卷积码编译码器的研究与实现

大小：0B | 2019-07-12 16:34:24
基于FPGA的高速RS译码器设计

提出了一种基于RiBM算法的RS(255,223)高速译码器设计方案,并采用FPGA和Verilog...

大小：0B | 2020-10-28 03:09:36
RS204188译码器的设计verilog

RS(204,188)译码器设计verilog仿真功能实现

大小：0B | 2019-05-13 06:00:24
译码与译码器数字逻辑

大小：0B | 2019-02-17 03:08:29
Viterbi译码器回溯算法实现研究

Viterbi译码器回溯算法实现研究

大小：0B | 2019-07-15 15:37:09
基于DVB_C系统的RS译码器的设计与实现.caj

RS码译码

大小：12.87MB | 2021-04-17 22:11:32
改进的TPC译码器设计与实现

为改进Turbo乘积码(TPC)硬件译码器的性能和降低实现复杂性,采用理论分析和实现仿真的方法,通过...

大小：653KB | 2020-08-18 12:21:47