基于CMMB传输系统的LDPC译码器设计与实现

Name: 基于CMMB传输系统的LDPC译码器设计与实现
Rating: 4.5 (36 reviews)
Author: fengxue41330

上传者：fengxue41330 2020-10-28 04:12:35上传 PDF文件 220.98KB 热度 36次

根据CMMB中LDPC码校验矩阵的结构特点,提出了一种部分并行译码结构的实现方法,并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵的规律

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于CMMB传输系统的LDPC译码器设计与实现

根据CMMB中LDPC码校验矩阵的结构特点,提出了一种部分并行译码结构的实现方法,并在XILINX的...

大小：221KB | 2020-10-28 04:12:35
基于CMMB系统的LDPC译码器的设计与实现

摘要:根据CMMB中LDPC码校验矩阵的结构特点,提出了一种部分并行译码结构的实现方法,并在XILI...

大小：0B | 2020-10-28 04:04:28
多码率QC LDPC译码器设计与实现

低密度奇偶校验码(LDPC)是目前最有效的差错控制手段之一,而其中准循环LDPC 码(QC-LDPC...

大小：217KB | 2020-10-28 04:03:15
基于FPGA的LDPC码译码器的实现

低密度奇偶校验码即LDPC码是Gallager于1962年提出的一种性能接近香农限的好码。随着LDP...

大小：0B | 2019-07-13 08:09:03
QC_LDPC译码器设计

这是一些有关QC-LDPC译码器设计的一些经典文章，非常详细的介绍了如何FPGA实现。希望对学习QC...

大小：0B | 2019-05-20 02:25:31
多码率多码长LDPC译码器的设计与实现

针对IEEE802.16e标准,基于层译码算法(TDMP)提出了一种适用于多码率、多码长的LDPC码...

大小：253KB | 2020-09-03 14:39:00
基于改进的分层译码算法的QC LDPC译码器设计

对空间数据系统委员会(CCSDS)推荐的QC-LDPC码进行了研究,给出了改进的分层译码算法。基于改...

大小：354KB | 2020-10-28 03:05:10
准循环LDPC译码器的FPGA实现

FPGA Implementation of Quasi-cyclic LDPC Decoder

大小：0B | 2019-06-26 09:15:40
LDPC码编译码器的matlab实现

大小：0B | 2018-12-09 03:58:48
WIMAX LDPC码译码器的FPGA实现

设计了基于TDMP-NMS算法的码率码长可配置LDPC码译码器,支持WIMAX标准LDPC码的译码。...

大小：263KB | 2020-10-28 04:55:01
QC_LDPC译码器设计_续

QC-LDPC Decoder Design_Continued

大小：0B | 2019-06-26 09:15:11
LDPC译码器的ImpulseC编程设计

大小：0B | 2019-03-08 07:49:11
论文研究基于FPGA的多码率LDPC码译码器设计与实现.pdf

基于FPGA的多码率LDPC码译码器设计与实现，马荣，吴斌彬，低密度奇偶校验码(LDPC码)以其逼近...

大小：0B | 2019-09-22 06:41:03
基于FPGA的Viterbi译码器设计与实现

Design and Implementation of Viterbi Decoder Based...

大小：0B | 2019-06-23 08:22:12
EDA PLD中的多码率QC LDPC译码器设计与实现

摘要:低密度奇偶校验码(LDPC)是目前最有效的差错控制手段之一,而其中准循环LDPC 码(QC-...

大小：213KB | 2020-11-06 05:20:42
基于DSP的viterbi译码器的设计与实现

基于DSP的viterbi译码器的设计与实现

大小：0B | 2019-09-06 15:18:59