PCB可测试性设计技术要概述

随着技术进入超大规模集成(VLSI)时代,VLSI电路的高度复杂性及多层印制板、表面封装(SMT)、圆片规模集成(WSI)和多模块(MCM)技术在电路系统中的运用,都使得电路节点的物理可访问性正逐步削弱以至于消失,电路和系统的可测试性急剧下降,测试成本在电路和系统总成本中所占的比例不断上升,常规测试方法正面临着日趋严重的测试困难。 PCB可测试性设计技术要概述 在电路的逻辑设计完成后,通常是以手工的方式来加入可测试性(Testability)设计。激烈的市场竞争要求更短的设计开发周期,这样的可测试性设计方法已成为严重的设计瓶颈。随着设计进入了以综合