EDA/PLD中的Verilog HDL移位操作符

移位操作符有:* > (右移) 移位操作符左侧操作数移动右侧操作数表示的次数,它是一个逻辑移位。空闲位添0补位。如果右侧操作数的值为x或z, 移位操作的结果为x。假定:reg [0:7] Qreg;. . .Qreg = 4'b0111;那么:Qreg >> 2 是 8'b0000_0001 Verilog HDL中没有指数操作符。但是,移位操作符可用于支持部分指数操作。例如,如果要计算ZNumBits的值,可以使用移位操作实现,例如:32'b1 18; 如果真, Grade_A 赋值为Student; 如果Marks < =18, Grade_C 赋值为Student。下面为另一