1. 首页
  2. 课程学习
  3. 3G/移动开发
  4. EDA/PLD中的Verilog HDL算术运算符

EDA/PLD中的Verilog HDL算术运算符

上传者: 2020-12-13 02:54:22上传 PDF文件 39.77KB 热度 22次
4.6.1 算术运算符在常用的算术运算符主要是:加法(二元运算符):“+”; 减法(二元运算符):“-”; 乘法(二元运算符):“*”; 在算术运算符的使用中,注意如下两个问题: 1. 算术操作结果的位数长度算术表达式结果的长度由最长的操作数决定。在赋值语句下,算术操作结果的长度由操作符左端目标长度决定。考虑如下实例: reg [3:0] Arc, Bar, Crt; reg [5:0] Frx; . . . Arc = Bar + Crt; Frx = Bar + Crt; 第一个加的结果长度由Bar ,Crt 和A rc 长度决定,长度为4 位。 第二个加法操作的长度同样由Frx
用户评论