电子测量中的减小SoC系统测试功耗的方法 上传者:jingjun71017 2020-12-13 08:51:22上传 PDF文件 83.65KB 热度 12次 减小SoC系统测试功耗的方法 空军工程大学 吴刚 王立志 引言 随着现代半导体技术的发展,将整个系统集成在一个芯片上成为可能,即通常所说的片上系统集成SoC(System-on-chip)。由于SoC的结构特点,DFT成为SoC设计中的一项关键技术。由于任何一种测试方法的基本原理都是敏化和传递故障,因此不可避免地使电路内部节点的翻转情况变得更加密集,同时逻辑设计所采用的低功耗设计在测试模式下通常无法起作用,从而在测试模式下必 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 jingjun71017 资源:438 粉丝:0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台,下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容!联系邮箱:server@dude6.com