EDA/PLD中的Verilog HDL中的内置基本门

Verilog HDL中提供下列内置基本门: 1) 多输入门:and, nand,or, nor,xor,xnor 2) 多输出门:buf, not 3) 三态门:bufif0, bufif1, notif0,notif1 4) 上拉、下拉电阻:pullup, pulldown 5) MOS开关:cmos, nmos, pmos, rcmos, rnmos, rpmos 6) 双向开关:tran,tranif0, tranif1, rtran, rtranif0, rtranif1 门级逻辑设计描述中可使用具体的门实例语句。下面是简单的门实例语句的格式。gate_type[ins