16位Booth2乘法器.pdf

Name: 16位Booth2乘法器.pdf
Rating: 4.5 (70 reviews)
Author: qq_71596

上传者：qq_71596 2020-11-18 04:46:22上传 PDF文件 3.49MB 热度 70次

16*16Booth2乘法器设计,PDF文档,文末有完整代码及测试代码。包含booth2乘法器详细的基本原理、设计方案、图片详解、完整代码、测试代码及仿真测试结果。高速乘法器设计。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

16位Booth2乘法器.pdf

16*16Booth2乘法器设计,PDF文档,文末有完整代码及测试代码。包含booth2乘法器详细的...

大小：3.49MB | 2020-11-18 04:46:22
64位booth乘法器

64-bit booth multiplier

大小：0B | 2019-06-22 14:32:04
8位Booth乘法器

Booth乘法器及测试8*8bitbooth乘法器及测试modulemultiplier(prod,...

大小：0B | 2019-07-07 00:00:06
booth乘法器

Booth multiplier

大小：0B | 2019-06-22 14:32:07
booth乘法器实现

基于booth算法的乘法器，采用移位来代替普通加法，对于FPGA等移位快于加法的器件很有参考价值

大小：0B | 2019-07-14 23:58:01
16位乘法器

大小：0B | 2019-01-20 06:05:12
Verilog32位booth乘法器

32位有符号数Booth乘法器，用Verilog代码实现，只是初级的设计。

大小：0B | 2020-05-13 19:21:43
booth算法乘法器实现

布斯乘法实现实例mul14x15算法实现PDF文档

大小：0B | 2019-07-07 00:00:15
booth乘法器设计报告

华中科大的booth乘法器报告，写的很详细，包括原理和代码

大小：0B | 2019-05-15 13:58:16
booth乘法器test bench

booth乘法器的测试代码testbench

大小：0B | 2019-07-06 23:59:50
booth乘法器verilogHDL代码

大小：0B | 2019-03-04 12:25:14
采用Booth算法的16×16并行乘法器设计

16×16 parallel multiplier design using Booth algor...

大小：0B | 2019-06-25 21:14:45
Verilog16位乘法器

通过移位相加的方法，实现两个16位二进制数据的相乘。经过测试，能够得到正确的结果。

大小：0B | 2019-07-08 19:36:13
FPGA实现16位乘法器

Verilog实现的16为乘法器，并用仿真代码。

大小：0B | 2019-06-05 02:57:51
16位乘法器的编写

4*416位无符号位的乘法器，编写逻辑是按照算数运算来执行的分为4行分别计算，然后移位相加，得出结果...

大小：0B | 2019-07-07 21:34:53
VHDL16位乘法器

大小：0B | 2019-01-14 13:52:41