采用Booth算法的16×16并行乘法器设计

Name: 采用Booth算法的16×16并行乘法器设计
Rating: 4.5 (58 reviews)
Author: hanvash

上传者：hanvash 2019-06-25 21:14:45上传 DOC文件 6.85KB 热度 58次

16×16 parallel multiplier design using Booth algorithm

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

采用Booth算法的16×16并行乘法器设计

16×16 parallel multiplier design using Booth algor...

大小：0B | 2019-06-25 21:14:45
采用booth算法的乘法器设计

别人写的论文大家可以参考一下还是挺不错的

大小：127KB | 2020-09-02 01:29:50
16位Booth2乘法器.pdf

16*16Booth2乘法器设计,PDF文档,文末有完整代码及测试代码。包含booth2乘法器详细的...

大小：3.49MB | 2020-11-18 04:46:22
booth乘法器

Booth multiplier

大小：0B | 2019-06-22 14:32:07
booth算法乘法器实现

布斯乘法实现实例mul14x15算法实现PDF文档

大小：0B | 2019-07-07 00:00:15
booth乘法器设计报告

华中科大的booth乘法器报告，写的很详细，包括原理和代码

大小：0B | 2019-05-15 13:58:16
16位乘法器

大小：0B | 2019-01-20 06:05:12
booth乘法器实现

基于booth算法的乘法器，采用移位来代替普通加法，对于FPGA等移位快于加法的器件很有参考价值

大小：0B | 2019-07-14 23:58:01
基于booth算法的乘法器代码

基于booth算法的乘法器代码，清晰实用！可复用性强

大小：0B | 2019-07-07 00:00:09
Verilog乘法器，采用Booth和Wallace结构

针对 16 位有符号数，本 Verilog 模块实现了乘法器，利用 Booth 编码和 Wallac...

大小：5.85KB | 2024-04-29 13:50:02
64位booth乘法器

64-bit booth multiplier

大小：0B | 2019-06-22 14:32:04
16位乘法器的编写

4*416位无符号位的乘法器，编写逻辑是按照算数运算来执行的分为4行分别计算，然后移位相加，得出结果...

大小：0B | 2019-07-07 21:34:53
booth乘法器test bench

booth乘法器的测试代码testbench

大小：0B | 2019-07-06 23:59:50
8位Booth乘法器

Booth乘法器及测试8*8bitbooth乘法器及测试modulemultiplier(prod,...

大小：0B | 2019-07-07 00:00:06
booth乘法器verilogHDL代码

大小：0B | 2019-03-04 12:25:14
采用Verilog HDL语言实现阵列乘法器和Booth编码乘法器

采用Verilog HDL语言实现阵列乘法器和Booth编码乘法器、电子技术,开发板制作交流

大小：164KB | 2021-02-20 01:53:52