基带芯片中Viterbi译码器的研究与实现

Name: 基带芯片中Viterbi译码器的研究与实现
Rating: 4.5 (43 reviews)
Author: hopeless3172

上传者：hopeless3172 2022-12-22 23:44:25上传 PDF文件 239.058 KB 热度 43次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基带芯片中Viterbi译码器的研究与实现

大小：239.058 KB | 2022-12-22 23:44:25
Viterbi译码器回溯算法实现研究

Viterbi译码器回溯算法实现研究

大小：0B | 2019-07-15 15:37:09
基于FPGA的Viterbi译码器设计与实现

Design and Implementation of Viterbi Decoder Based...

大小：0B | 2019-06-23 08:22:12
论文研究Viterbi译码器的研究与设计.pdf

Viterbi译码器的研究与设计，董明，，在当代无线通信系统中，卷积码是一种广泛使用的信道编码方式。...

大小：0B | 2019-09-06 15:19:06
基于DSP的viterbi译码器的设计与实现

基于DSP的viterbi译码器的设计与实现

大小：0B | 2019-09-06 15:18:59
可编程Viterbi译码器设计与实现

卷积编码作为一种优秀的信道编码方式,已被广泛应用在卫星通信和无线通信系统中。在它所对应的译码方式中,...

大小：189KB | 2020-10-27 12:36:39
论文研究高速VITERBI译码器的研究与设计.pdf

高速VITERBI译码器的研究与设计，李选中，李庆，设计了一个高速(2,1,6)Viterbi译码器...

大小：0B | 2019-09-06 15:19:01
基于FPGA的Viterbi译码器设计及实现

Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快...

大小：275KB | 2020-08-30 04:56:20
咬尾卷积viterbi译码器_python实现

Biting tail convolution viterbi decoder - python i...

大小：0B | 2019-06-23 08:22:09
高速率低延时Viterbi译码器的设计与实现

在Vitebi译码器的实现中,由于路径存储方式的不同分为回溯和寄存器交换模式,效果是延时与资源消耗一...

大小：365KB | 2020-10-28 07:19:47
基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：226KB | 2021-05-04 10:59:28
Viterbi译码算法的研究与实现

关于卷积编码的译码操作，主要介绍Viterbi译码算法的研究与实现。

大小：0B | 2019-07-15 15:37:26
通信与网络中的高速Viterbi译码器的优化和实现

摘要:大约束度卷积码作为信道纠错编码在通信中得到了广泛的应用,而其相应的Viterbi译码器硬件复杂...

大小：80KB | 2020-12-12 13:02:01
一种Viterbi译码器的设计

阐述卷积码和Viterbi译码的基本原理，并用VHDL来编程

大小：0B | 2019-07-18 03:31:36
RS译码器的研究与实现论文)

大小：0B | 2019-01-06 03:21:40
基于FPGA的卷积码Viterbi译码器性能研究

卷积码是一种前向纠错控制(ForwardErrorControl,FEC)编码方式,其特点是接收端根...

大小：188KB | 2020-10-19 18:25:57