一种基于多数决定逻辑门的低功耗全加器设计与应用

O 引言 加法运算是算术运算中最基本的运算,都是二进制的加法,就算是减法、乘法、除法等等都是转化为加法,都是基于二进制的换算算法的 对于全加器结构的研究,国内外有许多相关报道,大多数研究致力于提高全加器的速度和降低其功耗。由于传输门具有很强的逻辑功能,且输入电容小,因而用传输门实现的全加器速度快,且结构简单。采用传输门实现的全加器比组合门实现的全加器电路要简单。 结合上面的讨论,提出一种结构更加简单,性能更好的加法器单元电路,它仅由输入电容和CMOS反向器组成,而且通过电路简化设计,克服了功耗问题。 本文首先提出多数决定逻辑门的概念和电路设计,然后提出了一种基于多数决定