1. 首页
  2. 网络技术
  3. 综合布线
  4. 一种基于FPGA的低功耗高速解码器设计

一种基于FPGA的低功耗高速解码器设计

上传者: 2020-10-28 03:56:20上传 PDF文件 595.67KB 热度 10次
针对传统编解码算法复杂度高、不易扩展等问题,对自编码神经网络前向传播算法和结构进行了研究,提出了一种以自编码神经网络为编解码算法,以FPGA为实现平台的低功耗高速解码器系统。该系统实现了字符的编解码,同时可被应用于各种多媒体信息的编解码。通过ModelSim仿真,Xilinx ISE实现后进行硬件实测,对计算精度、资源消耗、计算速度和功耗等进行分析。实验测试结果表明,所设计的解码器能够正确完成数据解码功能,算法简洁高效,扩展能力强,系统具有低功耗、速度快等特点,可广泛应用于各种低功耗、便携式产品。
用户评论