1. 首页
  2. 音视频
  3. 直播技术
  4. 面向60 GHz系统的多码率LDPC分层译码器的设计

面向60 GHz系统的多码率LDPC分层译码器的设计

上传者: 2020-10-27 20:59:21上传 PDF文件 350KB 热度 12次
针对60 GHz通信系统中的IEEE 802.11ad标准,提出了一种双层同步迭代式多码率LDPC分层译码器的结构。利用码率越低LDPC校验矩阵越为稀疏的特点,将所有码率下的校验矩阵压缩到单一检验矩阵,以便支持LDPC多码率译码。同时,使用分层译码算法,有效减少迭代次数。基于推荐结构,在Vertex-6 FPGA上实现了支持IEEE 802.11ad标准的4种码率的LDPC译码器,LUTs资源使用量为34%,最高净吞吐率达到3.507 Gb/s。比较结果表明,推荐结构有着低复杂度、高吞吐率的特点。
下载地址
用户评论