用VHDL语言的CPLD器件设计

Name: 用VHDL语言的CPLD器件设计
Rating: 4.5 (44 reviews)
Author: insult63596

上传者：insult63596 2022-07-15 18:41:57上传 RAR文件 11.54 KB 热度 44次

本文介绍VHDL语言的基本概念,主要特点及利用其进行数字电路设计的方法,并通过实例加以说明.

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用VHDL语言的CPLD器件设计

本文介绍VHDL语言的基本概念,主要特点及利用其进行数字电路设计的方法,并通过实例加以说明.

大小：11.54 KB | 2022-07-15 18:41:57
用VHDL语言对FPGA和CPLD器件进行开发时应注意的事项

根据FPGA 和CPLD 器件的结构特点,提出了利用VHDL硬件描述语言对FPGA和CPLD器件进行...

大小：82KB | 2020-08-19 07:09:27
基于CPLD的VHDL语言设计优化.pdf

通过对CPLD 器件的介绍以及VHDL 语言特点的阐述，本文描述和分析了在逻辑电路编程中常见的毛刺信...

大小：72KB | 2020-07-17 07:36:08
用VHDL语言在CPLD上实现串行通信

大小：0B | 2019-02-27 09:52:14
基于CPLD FPGA的VHDL语言电路优化设计

优化设计是可编成逻辑设计的精华所在,如何节省所占用的面积、如何提高设计的性能是可编成逻辑设计的核心,...

大小：0B | 2020-10-28 01:40:30
用VHDL语言设计的秒表

本来有一个完整的报告，包括原理分析、原理图和仿真结果的，但是后来格盘的时候丢了，现在只有程序了。

大小：0B | 2019-05-21 23:47:11
用VHDL语言设计半加器

大小：0B | 2018-12-08 09:05:20
基于CPLD时钟程序VHDL语言的

对于刚学CPLD的朋友相信一定有用,是一个整个的系统,改一下引脚就可以下了

大小：871KB | 2020-08-19 17:36:03
基于CPLD及FPGA的VHDL语言电路优化设计

VHDL(Very High Speed Integrated CIRCUITHARDWARE DE...

大小：146KB | 2020-09-01 02:56:15
采用CPLD FPGA的VHDL语言电路优化原理设计

使用VHDL进行CPLD/FPGA电路设计时,要根据实际项目的具体情况,合理地划分项目功能,并用VH...

大小：92KB | 2020-09-01 02:56:16
cpld用VHDL编写的音乐程序

使用QUARTUSII为CPLD编写的音乐程序。使用VHDL语言编写。

大小：0B | 2019-05-20 10:24:00
用vhdl语言设计的数字时钟

用vhdl语言设计的数字时钟基于maxplus2软件的描述

大小：0B | 2018-12-19 04:33:46
CPLD与VHDL语言编程实例

CPLD与VHDL语言编程实例,每一个实例都有非常详细的说明与解释,很容易看懂

大小：379KB | 2020-08-19 22:22:14
用VHDL语言仿真闹钟设计

大小：0B | 2019-01-20 06:06:58
用VHDL语言设计流水操作

在介绍了VHDL语言的基本特点和流水线的概念之后,简要叙述了如何使用单赋值代码开发算法的并发性,以获...

大小：35.85 KB | 2022-07-15 18:45:43
用VHDL语言仿真音乐设计

用VHDL语言仿真音乐设计(包含多个模块)

大小：226KB | 2020-10-28 04:42:57