Verilog_ViterbiDecoder.zip 上传者：iwoziji 2020-07-30 17:26:45上传 ZIP文件 13.15KB 热度 30次 verilog实现（2，1，9）viterbi译码，包含全部模块及Testbench。修改部分代码，以通过Modelsim验证成功产生相应编码及译码波形。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
