Verilog源码.zip

Name: Verilog源码.zip
Rating: 4.5 (30 reviews)
Author: jzfhf

上传者：jzfhf 2020-05-15 07:50:27上传 ZIP文件 173.61MB 热度 30次

基于FPGA的数字图像处理基础源码，包括形态学变换，边缘检测，色度转换等等

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

Verilog源码.zip

基于FPGA的数字图像处理基础源码，包括形态学变换，边缘检测，色度转换等等

大小：0B | 2020-05-15 07:50:27
verilog闹钟.zip

2019北京大学hdl课程闹钟电路的实现，其中： time_block是时钟模块 alarm_bl...

大小：0B | 2020-05-25 02:20:53
Verilog.zip

大二上学期3系电子技术综合实验全代码,博主个人实现,第四次作业参考B站芯航线实现,未必为标准答案,仅...

大小：5.65MB | 2020-08-21 06:14:20
verilog教程集合.zip

个人收集的一些verilog语言的教程,主要是用于Fpga的开发学习使用,个人觉得挺实用的如果有个开...

大小：81.17MB | 2020-09-11 15:46:55
verilog那些事儿.zip

VerilogHDL那些事儿包括驱动篇时序篇建模篇整合篇

大小：50.35MB | 2021-04-20 01:30:50
Verilog_ViterbiDecoder.zip

verilog实现（2，1，9）viterbi译码，包含全部模块及Testbench。修改部分代码，...

大小：13KB | 2020-07-30 17:26:45
My_verilog.zip

该程序用非常简单的方式实现了UART串口通讯的收发，特别适合新手阅读，学习。同时代码也小，没有考虑一...

大小：3KB | 2020-07-30 17:26:52
Verilog学习资料.zip

Verilog学习资料.zip

大小：103.85MB | 2021-04-30 14:15:59
aes verilog源码

来自opencores，AESverilog源码，适合数字集成电路工程师理解学习AES原理。

大小：0B | 2019-09-30 05:36:52
uart源码verilog

支持uart协议RS232/422/485；verilog语言设计；支持任意比特率；滤除毛刺，时钟误...

大小：0B | 2019-10-05 16:23:17
uart源码Verilog

使用verilog实现uart功能，可在FPGA或CPLD中实现UART模块，实现串口通信。

大小：0B | 2018-12-09 14:57:33
UART源码（verilog）

大小：0B | 2019-03-17 22:01:47
Verilog源码.rar

verilog开发代码例程，共有70M,常见的例程都有了

大小：64.43MB | 2020-07-19 19:59:24
cordic源码verilog

此代码已经由本人测试通过，工具为quartusII

大小：0B | 2019-05-15 18:18:20
Verilog快速入门.zip

Verilog语言快速入门教程,入门只需一小时

大小：600KB | 2021-03-20 01:37:27
Verilog HDL.zip

Verilog课程PPT(西电蔡觉平老师),PDF版本

大小：106.14MB | 2021-04-09 18:02:44