verilog闹钟.zip

2019北京大学hdl课程闹钟电路的实现，其中： time_block是时钟模块 alarm_block是闹钟模块 toggle_switch是控制闹钟鸣响的模块 time_display是将时钟输出的信号转化为LED所需的信号输出的模块 timer是最上层的模块 tb_timer是测试程序 本电路可综合。