dds的Verilog实现

Name: dds的Verilog实现
Rating: 4.5 (47 reviews)
Author: howerwon

上传者：howerwon 2020-04-26 18:14:44上传 RAR文件 500kb 热度 47次

软件课程设计实际验证过，还不错，还有一些外围电路用于放大输出信号，实在有困难可以联系我，在我空间留言。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

dds的Verilog实现

软件课程设计实际验证过，还不错，还有一些外围电路用于放大输出信号，实在有困难可以联系我，在我空间留言...

大小：0B | 2020-04-26 18:14:44
verilog实现DDS

ise+modelsim下仿真实现DDS

大小：0B | 2019-06-01 10:17:40
VERILOG实现dds功能

使用Verilog 实现DDS功能内部采用32位控制字有注释结构正确

大小：365KB | 2020-08-14 05:27:15
dds verilog 实现绝对好用

大小：0B | 2019-04-07 04:12:00
verilog DDS

FPGAverilogDDS模块一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三...

大小：0B | 2019-06-26 07:28:14
DDS的verilog代码

本代码利用Verilog编程，利用QUARTUSii仿真软件能够产生一个正弦波和一个余弦波。

大小：0B | 2019-07-08 16:15:40
DDS verilog程序

DDS的Verilog程序，包含原理说明

大小：0B | 2020-06-02 03:06:10
DDS_Verilog

DDS波形产生采用Verilog基于Altera开发板

大小：0B | 2019-07-10 05:18:55
dds的verilog代码设计

dds的verilog代码设计可进行modelsim仿真，新型的dds设计

大小：0B | 2019-06-01 10:17:30
基于Verilog的dds设计

大小：0B | 2019-03-01 08:58:24
Verilog实现DDS产生正弦波

Verilog实现DDS产生正弦波//******************顶层模块*********...

大小：0B | 2019-09-16 19:12:41
用VERILOG编写的DDS

用VERILOG编写的DDS，已经经过仿真.

大小：0B | 2020-04-26 18:15:04
基于verilog的DDS设计

Verilog-based DDS design

大小：0B | 2019-06-26 07:28:16
使用Verilog语言实现 DDS的载波产生

大小：0B | 2019-03-17 11:58:06
DDS时钟采用FPGA实现的基本代码verilog

DDS时钟采用FPGA实现的基本代码，采用QuartusII13进行编译，输出12位，输出为正弦波。...

大小：0B | 2020-01-03 16:50:30
基于FPGA使用Verilog HDL实现的DDS系统

基于FPGA使用Verilog HDL实现的DDS系统:module DDS; module DDS...

大小：211.06MB | 2020-12-13 01:54:53