verilog实现DDS

Name: verilog实现DDS
Rating: 4.5 (66 reviews)
Author: tigercs544

上传者：tigercs544 2019-06-01 10:17:40上传 RAR文件 2.58MB 热度 66次

ise+modelsim下仿真实现DDS

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-06-01 10:17:40

有实例工程，基础了功能可以用

: 码姐姐匿名网友 2019-06-01 10:17:40

是完整的工程，但是ISE14.2运行不了

: 码姐姐匿名网友 2019-06-01 10:17:40

确实是ISE的工程文件，很有帮助

: 码姐姐匿名网友 2019-06-01 10:17:40

ise下文件，进过调试后可以进行很好的modelsim仿真

verilog实现DDS

ise+modelsim下仿真实现DDS

大小：0B | 2019-06-01 10:17:40
dds的Verilog实现

软件课程设计实际验证过，还不错，还有一些外围电路用于放大输出信号，实在有困难可以联系我，在我空间留言...

大小：0B | 2020-04-26 18:14:44
VERILOG实现dds功能

使用Verilog 实现DDS功能内部采用32位控制字有注释结构正确

大小：365KB | 2020-08-14 05:27:15
dds verilog 实现绝对好用

大小：0B | 2019-04-07 04:12:00
verilog DDS

FPGAverilogDDS模块一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三...

大小：0B | 2019-06-26 07:28:14
DDS verilog程序

DDS的Verilog程序，包含原理说明

大小：0B | 2020-06-02 03:06:10
DDS_Verilog

DDS波形产生采用Verilog基于Altera开发板

大小：0B | 2019-07-10 05:18:55
Verilog实现DDS产生正弦波

Verilog实现DDS产生正弦波//******************顶层模块*********...

大小：0B | 2019-09-16 19:12:41
DDS的verilog代码

本代码利用Verilog编程，利用QUARTUSii仿真软件能够产生一个正弦波和一个余弦波。

大小：0B | 2019-07-08 16:15:40
FPGA cpld Verilog语言DDS

MCU控制FPGA/cpld产生步进为1Hz的正弦波,FPFA晶振频率为50M,最多产生10M

大小：9KB | 2021-05-02 19:44:49
FPGA_DDS_verilog HDL

基于FPGA实现的DDS信号发生器。使用VerilogHDL实现，包含书名文档

大小：0B | 2019-06-27 03:19:03
dds的verilog代码设计

dds的verilog代码设计可进行modelsim仿真，新型的dds设计

大小：0B | 2019-06-01 10:17:30
基于Verilog的dds设计

大小：0B | 2019-03-01 08:58:24
使用Verilog语言实现 DDS的载波产生

大小：0B | 2019-03-17 11:58:06
testfir dds verilog.rar

xilinx中的fir dds ip的使用示例,示例中利用xilinx的dds ip核实现两路不同频...

大小：20.49MB | 2020-08-05 05:33:15
用VERILOG编写的DDS

用VERILOG编写的DDS，已经经过仿真.

大小：0B | 2020-04-26 18:15:04