DDS的verilog代码

Name: DDS的verilog代码
Rating: 4.5 (46 reviews)
Author: 盼盼法式小面包75788

上传者：盼盼法式小面包75788 2019-07-08 16:15:40上传 RAR文件 1023.63KB 热度 46次

本代码利用Verilog编程，利用QUARTUSii仿真软件能够产生一个正弦波和一个余弦波。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

DDS的verilog代码

本代码利用Verilog编程，利用QUARTUSii仿真软件能够产生一个正弦波和一个余弦波。

大小：0B | 2019-07-08 16:15:40
dds的verilog代码设计

dds的verilog代码设计可进行modelsim仿真，新型的dds设计

大小：0B | 2019-06-01 10:17:30
DDS的VERILOG原代码

用Verilog实现的DDS，带部分注释

大小：0B | 2019-09-19 17:50:57
verilog DDS

FPGAverilogDDS模块一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三...

大小：0B | 2019-06-26 07:28:14
dds的Verilog实现

软件课程设计实际验证过，还不错，还有一些外围电路用于放大输出信号，实在有困难可以联系我，在我空间留言...

大小：0B | 2020-04-26 18:14:44
DDS verilog程序

DDS的Verilog程序，包含原理说明

大小：0B | 2020-06-02 03:06:10
DDS_Verilog

DDS波形产生采用Verilog基于Altera开发板

大小：0B | 2019-07-10 05:18:55
verilog实现DDS

ise+modelsim下仿真实现DDS

大小：0B | 2019-06-01 10:17:40
基于Verilog的dds设计

大小：0B | 2019-03-01 08:58:24
用VERILOG编写的DDS

用VERILOG编写的DDS，已经经过仿真.

大小：0B | 2020-04-26 18:15:04
基于verilog的DDS设计

Verilog-based DDS design

大小：0B | 2019-06-26 07:28:16
DDS时钟采用FPGA实现的基本代码verilog

DDS时钟采用FPGA实现的基本代码，采用QuartusII13进行编译，输出12位，输出为正弦波。...

大小：0B | 2020-01-03 16:50:30
VERILOG实现dds功能

使用Verilog 实现DDS功能内部采用32位控制字有注释结构正确

大小：365KB | 2020-08-14 05:27:15
fpga开发verilog编写的DDS

一个用verilog编写的DDS，基本上是模仿ad9850芯片编写的。其中DA芯片用的是AD9767...

大小：0B | 2019-09-14 03:10:13
AD9850DDS控制源代码verilog源代码

verilog控制DDS芯片AD9850时序，对于用AD9850做开发的有比较好的参考意义，代码中用...

大小：0B | 2019-06-04 01:52:50
FPGA cpld Verilog语言DDS

MCU控制FPGA/cpld产生步进为1Hz的正弦波,FPFA晶振频率为50M,最多产生10M

大小：9KB | 2021-05-02 19:44:49