简易数字时钟的设计vhdl

Name: 简易数字时钟的设计vhdl
Rating: 4.5 (83 reviews)
Author: ouer翻翻

上传者：ouer翻翻 2018-12-07 17:10:35上传其他文件 500kb 热度 83次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2018-12-07 17:10:35

不错，写的挺有条理的

简易数字时钟的设计vhdl

大小：0B | 2018-12-07 17:10:35
数字时钟vhdl设计

Digital clock vhdl design

大小：0B | 2019-06-28 00:39:27
数字时钟设计VHDL

设计一个可以计时的数字时钟，其显示时间范围是00:00:00~23:59:59，且该时钟具有暂停计时...

大小：0B | 2019-09-27 19:57:21
VHDL数字时钟设计

VHDL digital clock design

大小：0B | 2019-06-28 00:39:12
vhdl数字时钟设计

Vhdl digital clock design

大小：0B | 2019-06-22 06:11:45
基于VHDL的数字时钟设计

Digital clock design based on VHDL

大小：0B | 2019-06-28 00:40:09
基于vhdl的数字时钟设计

Digital clock design based on vhdl

大小：0B | 2019-06-23 20:16:24
VHDL数字时钟设计可用

个人数字逻辑课程设计作品，全部编译通过在实验板上可行，传上来分享一下，希望对大家有帮助。

大小：0B | 2018-12-19 04:20:53
基于VHDL的数字时钟的设计

随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重...

大小：0B | 2019-12-30 02:12:13
数字时钟VHDL

数字时钟设计，是VHDL语言写的，绝对和运行》这是我的上机考试做的

大小：0B | 2019-09-03 08:17:50
vhdl数字时钟

数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且...

大小：0B | 2018-12-19 04:13:15
VHDL数字时钟

大小：0B | 2019-01-04 09:27:49
用vhdl语言设计的数字时钟

用vhdl语言设计的数字时钟基于maxplus2软件的描述

大小：0B | 2018-12-19 04:33:46
基于VHDL语言的数字时钟设计

大小：0B | 2018-12-08 11:20:42
简易数字时钟设计报告

可供51系列单片机初学者入门参考。主要侧重于单片机简单外围电路和程序主要思想

大小：346KB | 2020-07-27 08:33:06
简易数字时钟ewb设计

Simple digital clock ewb design

大小：0B | 2019-06-26 21:28:00