基于Verilog_HDL的UART串行通讯模块设计

Name: 基于Verilog_HDL的UART串行通讯模块设计
Rating: 4.5 (30 reviews)
Author: dirt_87036

上传者：dirt_87036 2021-04-20 07:27:13上传 PDF文件 994.45KB 热度 30次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于Verilog_HDL的UART串行通讯模块设计

基于Verilog_HDL的UART串行通讯模块设计

大小：994KB | 2021-04-20 07:27:13
基于Verilog_HDL的UART串行通讯模块设计及仿真_扈华

基于Verilog_HDL的UART串行通讯模块设计及仿真_扈华，很不错的论文

大小：0B | 2019-09-14 11:39:58
verilog_hdl

大小：0B | 2019-01-02 05:53:45
基于Verilog HDL的UART模块设计与仿真

通用异步收发器UART常用于微机和外设之间的数据交换,针对UART的特点,提出了一种基于Verilo...

大小：82KB | 2020-08-13 08:26:20
Verilog_HDL程序设计教程_常用verilog模块

《Verilog_HDL程序设计教程》_常用verilog模块

大小：0B | 2019-05-15 03:59:46
Verilog_HDL教程Verilog

这个教程是我找的。现在就和大家分享吧!网上很多类似的信息内容大多是假的，真恶心!这本书非常适合 Op...

大小：0B | 2019-06-21 16:58:32
基于Verilog HDL的通用UART模块设计与实现

针对工业控制器等对异步串行通讯应用的广泛需求,基于Verilog HDL语言设计了一种波特率、校验类...

大小：2.2MB | 2021-01-14 20:59:50
基于Verilog HDL的UART设计代码

基于VerilogHDL的UART设计完整代码及testbench

大小：0B | 2019-09-24 10:52:31
Verilog_HDL综合设计实践

VerilogHDL是一种硬件描述语言（HDL:HardwareDiscriptionLanguag...

大小：0B | 2019-09-14 11:30:38
Verilog_HDL教程

verilogHDL教程，初学者实用,需要请下载。

大小：0B | 2019-09-27 16:50:11
Verilog_HDL的故事之模块的沟通

Verilog_HDL的故事_之_模块的沟通之后还会为大家上传更多的，感觉本资源在编程思想上很出色

大小：0B | 2019-09-14 11:31:03
基于Verilog_HDL的乐曲演奏电路设计

大小：0B | 2018-12-07 22:02:24
基于VerilogHDL的UART串行通讯模块设计及仿真

大小：0B | 2019-01-17 08:51:08
Verilog_HDL数字设计与综合

大小：0B | 2019-01-02 06:17:36
_Verilog_HDL的基本语法

大小：903KB | 2020-10-07 18:46:09
verilog_HDL那些事儿

硬件描述时序仿真的好资料，可以多看看，很有帮助的啊！

大小：0B | 2019-07-18 00:35:49