基于VHDL语言的数字钟设计 altera cyclone4芯片

Name: 基于VHDL语言的数字钟设计 altera cyclone4芯片
Rating: 4.5 (48 reviews)
Author: xiexinsjjg

上传者：xiexinsjjg 2019-07-26 21:38:33上传 RAR文件 1.78MB 热度 48次

这是vhdl语言编写的数字钟的实现，使用的是alteracyclone4的芯片，简单易懂

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于VHDL语言的数字钟设计altera cyclone4芯片

这是vhdl语言编写的数字钟的实现，使用的是alteracyclone4的芯片，简单易懂

大小：0B | 2019-07-26 21:38:33
基于VHDL语言的数字钟设计

VHDL语言基于VHDL语言的数字钟设计!(zhuanziyuan)

大小：0B | 2019-05-31 06:10:58
vhdl语言的数字钟设计

24小时计数显示; 具有校时功能(时,分) ; 实现闹钟功能(定时,闹响); 采用硬件描述语言 VH...

大小：106KB | 2020-09-20 22:49:20
基于VHDL的数字钟设计

基于VHDL的数字钟课程设计报告目录摘要3引言31数字钟的设计框图32功能说明43模块设计部分43....

大小：0B | 2019-06-04 23:40:38
基于VHDL数字钟的设计

EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，...

大小：0B | 2019-04-30 12:21:24
数字钟基于VHDL的设计

基于VHDL语言的数字中的设计功能有：数字钟整点报时闹钟校时

大小：0B | 2018-12-25 19:59:47
FPGA Cyclone4芯片手册

FPGA cyclone4-handbook 芯片手册,不必多说,C4手册,我想你懂的。

大小：13.63MB | 2020-11-06 04:50:55
VHDL语言数字钟

大小：0B | 2019-02-26 21:03:15
基于vhdl数字钟

Based on vhdl digital clock

大小：0B | 2019-06-27 13:51:30
基于VHDL的数字钟的设计

本人的一个课程设计题目，设计数字钟，其中分和时可调，包括去抖动部分

大小：0B | 2018-12-25 19:59:48
基于VHDL的数字钟

大小：0B | 2019-03-03 00:41:15
多功能数字钟数字钟VHDL语言

大小：0B | 2018-12-07 17:12:18
VHDL数字钟设计

大小：0B | 2019-01-08 15:39:58
数字钟的vhdl设计

大小：0B | 2019-03-01 23:41:02
基于VHDL语音数字钟的设计

大小：0B | 2019-01-11 08:39:56
VHDL数字钟的设计

实现了时钟、分钟、秒钟分别计数，按键key0控制分钟加一，按键key1控制时钟加一，按键key3控制...

大小：0B | 2019-07-06 00:27:36