基于VHDL的数字钟的设计

Name: 基于VHDL的数字钟的设计
Rating: 4.5 (47 reviews)
Author: fenghuo22865

上传者：fenghuo22865 2018-12-25 19:59:48上传 RAR文件 175.42KB 热度 47次

本人的一个课程设计题目，设计数字钟，其中分和时可调，包括去抖动部分

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于VHDL的数字钟设计

基于VHDL的数字钟课程设计报告目录摘要3引言31数字钟的设计框图32功能说明43模块设计部分43....

大小：0B | 2019-06-04 23:40:38
基于VHDL数字钟的设计

EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，...

大小：0B | 2019-04-30 12:21:24
数字钟基于VHDL的设计

基于VHDL语言的数字中的设计功能有：数字钟整点报时闹钟校时

大小：0B | 2018-12-25 19:59:47
基于VHDL的数字钟的设计

本人的一个课程设计题目，设计数字钟，其中分和时可调，包括去抖动部分

大小：0B | 2018-12-25 19:59:48
基于VHDL的数字钟

大小：0B | 2019-03-03 00:41:15
数字钟的vhdl设计

大小：0B | 2019-03-01 23:41:02
VHDL数字钟的设计

实现了时钟、分钟、秒钟分别计数，按键key0控制分钟加一，按键key1控制时钟加一，按键key3控制...

大小：0B | 2019-07-06 00:27:36
数字钟的VHDL设计

大小：0B | 2019-03-01 02:26:22
基于VHDL语言的数字钟设计

VHDL语言基于VHDL语言的数字钟设计!(zhuanziyuan)

大小：0B | 2019-05-31 06:10:58
基于VHDL语音数字钟的设计

大小：0B | 2019-01-11 08:39:56
vhdl设计的数字钟

大小：0B | 2019-01-18 15:03:57
基于quartusII的VHDL数字钟设计

1.进行正常的时、分计时功能，二十四小时制计时2.由数码管显示24h、60min3.设置时间4.整点...

大小：0B | 2019-05-16 06:22:12
基于VHDL的简易数字钟的设计

整个VHDL数字钟的实验报告介绍了利用VHDL硬件描述语言设计的简易数字钟的思路和技巧。在Quatu...

大小：0B | 2019-05-13 10:32:52
基于vhdl数字钟

Based on vhdl digital clock

大小：0B | 2019-06-27 13:51:30
VHDL数字钟设计

大小：0B | 2019-01-08 15:39:58
基于VHDL的数字钟程序

大小：0B | 2018-12-08 15:57:56