用Verilog实现基于FPG的通用分器

Name: 用Verilog实现基于FPG的通用分器
Rating: 4.5 (58 reviews)
Author: mohamode32167

上传者：mohamode32167 2019-07-15 12:27:24上传 RAR文件 67.42KB 热度 58次

介绍一种通用的分频器，可实现2～256之间的任意奇数、偶数、半整数分频

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用Verilog实现基于FPG的通用分器

介绍一种通用的分频器，可实现2～256之间的任意奇数、偶数、半整数分频

大小：0B | 2019-07-15 12:27:24
用Verilog实现基于FPGA的通用分频器的设计

用Verilog实现基于FPGA的通用分频器的设计

大小：0B | 2019-05-31 11:47:07
用Verilog实现基于FPGA的通用分频.pdf

用Verilog 实现基于FPGA 的通用分频.pdf,实用 ;在复杂数字逻辑电路设计中,经常会用到...

大小：141KB | 2021-04-16 17:13:27
FPG中verilog编程规范

Verilog programming specification in FPG

大小：0B | 2019-06-27 01:19:20
fpg_verilog串口发送模块

fpg_verilog串口发送模块硬件测试通过可与PC机正常通信稳定可靠

大小：0B | 2020-05-31 19:58:05
用verilog实现的fir滤波器

Fir filter implemented with verilog

大小：0B | 2019-06-22 11:22:08
基于Verilog HDL的通用UART模块设计与实现

针对工业控制器等对异步串行通讯应用的广泛需求,基于Verilog HDL语言设计了一种波特率、校验类...

大小：2.2MB | 2021-01-14 20:59:50
用verilog语言实现的定时器

这是基于verilog设计的定时器程序，具有在GW48实验板显示时、分、秒功能的倒计时定时器。具有设...

大小：0B | 2019-05-02 12:34:12
cordic用verilog实现

大小：0B | 2019-01-13 00:20:02
用Verilog实现CPU

CPU设计：用verilog实现cpu的设计，自己动手实现哦，感觉不错！

大小：0B | 2020-05-15 08:39:44
用verilog实现msk信号调制器

msk调制顶层模块msk_top.vmodulemsk_top(clk_100MHz,clk_2MH...

大小：0B | 2020-05-27 18:38:44
基于FPG以太网控制器的设计.pdf

该文档是一个基于FPGA以太网控制器的设计，里面详细介绍了对于一个以太网控制器用FPGA如何去构造框...

大小：0B | 2020-05-27 15:15:26
基于verilog实现的lfsr

线性反馈移位寄存器(linear feedback shift register, LFSR)是指,...

大小：3KB | 2020-10-28 02:33:23
用verilog实现ASK编码

大小：0B | 2019-04-15 14:21:08
用Verilog hdl来实现d触发器2分频程序源码

用Verilog hdl来实现d触发器2分频程序源码,有相关程序、原理图、仿真图,大家可做参考。

大小：75KB | 2020-08-20 00:34:54
FPG学习

FPGA的学习资料！

大小：0B | 2019-05-16 13:23:15