VHDL时钟倍频的设计

Name: VHDL时钟倍频的设计
Rating: 4.5 (44 reviews)
Author: Desmond_Gao

上传者：Desmond_Gao 2019-06-27 08:07:01上传 RAR文件 1.79KB 热度 44次

VHDL clock multiplier design

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

VHDL时钟倍频的设计

VHDL clock multiplier design

大小：0B | 2019-06-27 08:07:01
Vhdl设计的时钟

大小：0B | 2019-02-25 11:11:08
vhdl时钟设计

大小：0B | 2019-02-25 11:11:08
数字时钟vhdl设计

Digital clock vhdl design

大小：0B | 2019-06-28 00:39:27
数字时钟设计VHDL

设计一个可以计时的数字时钟，其显示时间范围是00:00:00~23:59:59，且该时钟具有暂停计时...

大小：0B | 2019-09-27 19:57:21
VHDL数字时钟设计

VHDL digital clock design

大小：0B | 2019-06-28 00:39:12
vhdl数字时钟设计

Vhdl digital clock design

大小：0B | 2019-06-22 06:11:45
基于VHDL的数字时钟设计

Digital clock design based on VHDL

大小：0B | 2019-06-28 00:40:09
基于vhdl的数字时钟设计

Digital clock design based on vhdl

大小：0B | 2019-06-23 20:16:24
简易数字时钟的设计vhdl

大小：0B | 2018-12-07 17:10:35
VHDL电子时钟的设计

VHDL electronic clock design

大小：0B | 2019-06-27 08:07:42
基于VHDL的数字时钟的设计

随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重...

大小：0B | 2019-12-30 02:12:13
VHDL数字时钟设计可用

个人数字逻辑课程设计作品，全部编译通过在实验板上可行，传上来分享一下，希望对大家有帮助。

大小：0B | 2018-12-19 04:20:53
vhdl报时时钟设计

大小：0B | 2018-12-08 11:19:56
CPLD实现倍频输出的文件VHDL

这是一个实现CPLD的倍频输出的程序，主要是针对其中一款比较基础的CPLD来开发的，希望能够有很大的...

大小：0B | 2018-12-20 08:39:17
基于vhdl的电子时钟设计

这个是自己的课程设计，不过好多东西也是参考网上的，有需要的可以看看！

大小：0B | 2019-09-19 01:38:21