1. 首页
  2. 编程语言
  3. VB
  4. Verilog乘法器,采用Booth和Wallace结构

Verilog乘法器,采用Booth和Wallace结构

上传者: 2024-04-29 13:50:02上传 ZIP文件 5.85KB 热度 12次

针对 16 位有符号数,本 Verilog 模块实现了乘法器,利用 Booth 编码和 Wallace 树型结构,输出 32 位相乘结果。输入数据 a 和 b 均以二进制补码表示。

模块名:mul_tc_16

输入输出定义:

- a:16 位输入数据(二进制补码)

- b:16 位输入数据(二进制补码)

- product:32 位输出乘积(二进制补码)

下载地址
用户评论