EDA的VHDL语言设计的数字钟 上传者：sunduoyou 2019-06-21 07:18:03上传 RAR文件 382.79KB 热度 35次 利用VHDL语言设计的数字钟，可以进行调时功能，可以有小时制切换 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-06-21 07:18:03 对于初学vhdl语言作用还是很大的 码姐姐匿名网友 2019-06-21 07:18:03 跟我需要的条件 有差别 但是通过这个我知道应该怎么去做了 码姐姐匿名网友 2019-06-21 07:18:03 程序设计没有错误，仿真出来的结果也可以用。 发表评论 sunduoyou 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
对于初学vhdl语言作用还是很大的
跟我需要的条件 有差别 但是通过这个我知道应该怎么去做了
程序设计没有错误，仿真出来的结果也可以用。