EDA的VHDL语言设计的数字钟 上传者：sunduoyou 2019-06-21 07:18:03上传 RAR文件 382.79KB 热度 58次 利用VHDL语言设计的数字钟，可以进行调时功能，可以有小时制切换 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-06-21 07:18:03 对于初学vhdl语言作用还是很大的 码姐姐匿名网友 2019-06-21 07:18:03 跟我需要的条件 有差别 但是通过这个我知道应该怎么去做了 码姐姐匿名网友 2019-06-21 07:18:03 程序设计没有错误，仿真出来的结果也可以用。 发表评论
对于初学vhdl语言作用还是很大的
跟我需要的条件 有差别 但是通过这个我知道应该怎么去做了
程序设计没有错误，仿真出来的结果也可以用。