基于VHDL语言的EDA 数字钟报告（完整）
基于VHDL语言，用Top_Down的思想进行设计的 具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。
下载地址
用户评论
可以借鉴，需要修改
对我非常有用，说明很详细
所设计的数字钟的功能较为齐全，整体说明也比较清楚。很有参考价值。