基于VHDL语言的EDA 数字钟报告（完整） 上传者：forstsword 2018-12-26 01:39:14上传 DOC文件 236.5KB 热度 45次 基于VHDL语言，用Top_Down的思想进行设计的 具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-26 01:39:14 可以借鉴，需要修改 码姐姐匿名网友 2018-12-26 01:39:14 对我非常有用，说明很详细 码姐姐匿名网友 2018-12-26 01:39:14 所设计的数字钟的功能较为齐全，整体说明也比较清楚。很有参考价值。 发表评论 forstsword 资源：5 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
可以借鉴，需要修改
对我非常有用，说明很详细
所设计的数字钟的功能较为齐全，整体说明也比较清楚。很有参考价值。