基于fpga的正弦信号发生器verilog代码 上传者：weixin_63201 2019-05-27 16:21:18上传 ZIP文件 25.06MB 热度 47次 很简洁易懂的正弦信号发生器verilog代码，附带有modelsim仿真测试脚本文件，已用于我自己的项目中 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-05-27 16:21:18 为什么Windows要报病毒？ 编译到一半quartusII报错？ 是我quartus版本不对吗？ 码姐姐匿名网友 2019-05-27 16:21:18 不错的资料 码姐姐匿名网友 2019-05-27 16:21:18 谢谢分享，是个好资料，能够运行 发表评论 weixin_63201 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
为什么Windows要报病毒？ 编译到一半quartusII报错？ 是我quartus版本不对吗？
不错的资料
谢谢分享，是个好资料，能够运行