基于fpga的dds的信号发生器verilog源代码
基于fpga的dds的信号发生器verilog源代码,核心为epc10ec8e22.
下载地址
用户评论
挺不错的,挺详细的
代码非常不错,谢谢分享
还没研究明白,谢谢分享!!
看评论过来下载的
代码还行,可用
还没看呢 不过好评
真心不错,给力
一不小心下了个已经有的,有参考价值
可以使用。
下载了,不能用