基于fpga的dds的信号发生器verilog源代码 上传者：sinat_98855314 2019-04-30 17:38:02上传 RAR文件 566.35KB 热度 39次 基于fpga的dds的信号发生器verilog源代码，核心为epc10ec8e22. 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-04-30 17:38:02 挺不错的，挺详细的 码姐姐匿名网友 2019-04-30 17:38:02 代码非常不错，谢谢分享 码姐姐匿名网友 2019-04-30 17:38:02 还没研究明白，谢谢分享！！ 码姐姐匿名网友 2019-04-30 17:38:02 看评论过来下载的 码姐姐匿名网友 2019-04-30 17:38:02 代码还行，可用 码姐姐匿名网友 2019-04-30 17:38:02 还没看呢 不过好评 码姐姐匿名网友 2019-04-30 17:38:02 真心不错，给力 码姐姐匿名网友 2019-04-30 17:38:02 一不小心下了个已经有的，有参考价值 码姐姐匿名网友 2019-04-30 17:38:02 可以使用。 码姐姐匿名网友 2019-04-30 17:38:02 下载了，不能用 发表评论 sinat_98855314 资源：3 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
挺不错的，挺详细的
代码非常不错，谢谢分享
还没研究明白，谢谢分享！！
看评论过来下载的
代码还行，可用
还没看呢 不过好评
真心不错，给力
一不小心下了个已经有的，有参考价值
可以使用。
下载了，不能用