Verilog HDL代码实例 上传者：WHR930330 2019-04-06 15:47:36上传 RAR文件 1.04MB 热度 42次 multiplexer : 多路选择器器建模 decoder : 译码器实验程序 adder : 加法器实验程序 comparator : 比较器实验程序 counter16 计数器建模 IIC I2C接口标准建模源码 RS232 串行接口RS232标准建模源码 LCM 标准LCM建模源码 ６分频： 时钟６分频源码 串并转化 串并转化源码 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-04-06 15:47:36 还可以，对于初学者，可以跟着模仿，高手没必要。 码姐姐匿名网友 2019-04-06 15:47:36 程序全~不过功能一般 需要自行修改，应该是开发板上的附带的 发表评论 WHR930330 资源：17 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
还可以，对于初学者，可以跟着模仿，高手没必要。
程序全~不过功能一般 需要自行修改，应该是开发板上的附带的