VERILOG入门实验一基于FPGA DDS正弦信号发生器

Name: VERILOG入门实验一 基于FPGA DDS正弦信号发生器
Rating: 4.5 (35 reviews)
Author: 21瓶佳得乐

上传者：21瓶佳得乐 2020-05-15 07:49:10上传 ZIP文件 6.36MB 热度 35次

VERILOG入门实验一利用BLOCK_ROMIP核完成DDS正弦信号发生器，FPGA入门必学实验！

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2020-05-15 07:49:10

非常实用，谢谢楼主了

VERILOG入门实验一基于FPGA DDS正弦信号发生器

VERILOG入门实验一利用BLOCK_ROMIP核完成DDS正弦信号发生器，FPGA入门必学实验！...

大小：0B | 2020-05-15 07:49:10
FPGA dds正弦波信号发生器verilog

FPGAdds正弦波信号发生器verilog。。。。。。。。。

大小：0B | 2019-07-06 09:16:24
FPGA DDS 正弦信号发生器

大小：0B | 2020-05-31 07:44:31
FPGA DDS正弦信号发生器

FPGADDS正弦信号发生器FUNCTIONlpm_add_sub0( clock, dataa[1...

大小：0B | 2020-05-31 07:44:31
基于VHDL dds正弦信号发生器dds正弦信号发生器

dds正弦信号发生器dds正弦信号发生器基于VHDL居于VHDL

大小：0B | 2019-05-28 11:59:56
正弦信号发生器基于dds

基于dds技术正弦信号发生器已经解决，相信对你有很大的帮助

大小：0B | 2019-05-28 12:00:09
DDS正弦信号发生器

大小：0B | 2019-03-08 21:44:24
正弦信号发生器DDS

一个关于正弦信号发生器制作，主要是DDS，里面有KEIL程序和VHDL文件！绝对物有所值！

大小：0B | 2019-05-08 22:51:17
基于fpga的正弦信号发生器verilog代码

很简洁易懂的正弦信号发生器verilog代码，附带有modelsim仿真测试脚本文件，已用于我自己的...

大小：0B | 2019-05-27 16:21:18
基于FPGA DDS信号发生器

可以设定0-10M的正弦波信号发生器，只要更改rom表中的波形文件，就可以输出任意的波形。

大小：0B | 2019-09-25 13:38:02
串口DDS正弦信号发生器

有关于信号类设计,串口DDS正弦信号发生器,设计方法,对DDS深入了解!

大小：1.05MB | 2021-01-23 13:23:42
FPGA的DDS正弦信号发生器的设计

基于FPGA的DDS正弦信号发生器的设计和实现

大小：0B | 2019-05-28 11:59:38
正弦信号发生器设计DDS

利用LPM_ROM和HDL设计一个DDS信号发生器，分辨率优于1HZ，ROM表长度8位，8位频率控制...

大小：0B | 2019-05-08 22:49:56
FPGA DDS信号发生器

【FPGA】DDS信号发生器，频率可调（通过clk分频来调节），相位可调(通过更改mif文件或者改变...

大小：0B | 2019-10-08 09:16:40
fpga DDS信号发生器

fpgaDDS信号发生器包含fpga于msp430F149通信程序可实现输出频率，相位幅度的精确控制...

大小：0B | 2019-10-19 01:17:04
FPGA信号发生器DDS

基于FPGA的DDS双相信号发生器，简单明了，

大小：0B | 2019-09-21 18:59:29

VERILOG入门实验一 基于FPGA DDS正弦信号发生器

VERILOG入门实验一基于FPGA DDS正弦信号发生器