Verilog实现4位(可扩展至任意位)带符号加法器_带上下溢出标志位 上传者：sean17201 2019-05-19 13:08:54上传 7Z文件 891.46KB 热度 53次 Verilog实现4位带符号加法器，带有上益出和下溢出标志位，内含TestBench代码，可直接使用。代码简单修改即可宽展至任意位数的加法器。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
