74LS90实现8421BCD码以及5421BCD码

Name: 74LS90实现8421BCD码以及5421BCD码
Rating: 4.5 (114 reviews)
Author: hwliyong

上传者：hwliyong 2019-05-15 03:01:13上传 MS14文件 115.61KB 热度 114次

基于Multisim14绘制的74LS90实现8421以及5421BCD码的仿真

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

74LS90实现8421BCD码以及5421BCD码

基于Multisim14绘制的74LS90实现8421以及5421BCD码的仿真

大小：0B | 2019-05-15 03:01:13
vhdl加法器设计8421BCD转5421BCD

vhdl加法器设计，输入为8421BCD，内部转换为5421BCD相加，结果转换为5421BCD输出...

大小：0B | 2019-04-27 04:02:40
基于FPGA的8421BCD码计数器

数字电路设计，基于FPGA的8421BCD码计数器，Verilog语言编写

大小：0B | 2019-05-04 21:39:19
8421BCD码ASCII码二进制码原理以及相互之间的转换

8421BCD码、ASCII码、二进制码原理以及相互之间的转换

大小：286KB | 2020-09-24 00:35:36
8421BCD加法运算.ms13

要求用两片加法器芯片74283配合适当的门电路完成两个BCD8421码的加法运算。(输入2个以BCD...

大小：266KB | 2020-08-12 05:28:33
数字逻辑课程设计8421BCD

很有用的数字逻辑课程设计报告。使用“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 ...

大小：869KB | 2020-08-09 18:53:23
数字逻辑实验一位8421BCD码转换成余3码

数字逻辑实验一位8421BCD码转换成余3码

大小：0B | 2019-04-27 04:01:58
CD40161置数法实现8421BCD

大小：0B | 2019-03-08 14:58:07
8421BCD码计数器内含文档及Verilog HDL设计代码

计数器实现的模制为24，clr为异步清零信号，当时钟上升沿到来或clr下降沿到来，clr=0时，计数...

大小：0B | 2019-05-27 11:36:15
什么是BCD码8421码余三码格雷码

文章简单介绍了BCD码、8421码、余三码、格雷码的基础知识及区别

大小：36KB | 2020-08-30 03:50:18
8421码转化为5421码

用maxplus将8421码转化为5421码，求和，后再转化为8421码输出

大小：0B | 2019-05-15 03:01:18
VHDL实现BCD码

VHDL实现BCD码，使用VHDL写的源程序

大小：0B | 2019-06-04 05:00:55
BCD码减法实现程序

BCD码减法实现程序，非常完整，采用VerilogHDL语言实现。-BCDsubtractionto...

大小：0B | 2019-07-07 10:19:44
电子秒表用74LS90实现

充分运用芯片74LS90的逻辑功能，用四片74LS90芯片实现秒表示00：00—99：99秒。利用集...

大小：0B | 2019-05-15 03:01:12
74ls90芯片资料

大小：0B | 2019-01-07 08:14:09
BCD码闹钟.zip

就是个BCD码显示的钟，一般人看不懂，觉得很高级，最后我自己看的也嫌烦了，最终雪藏。。。。。 h文件...

大小：127KB | 2020-07-24 07:59:45