vhdl加法器设计（8421BCD转5421BCD）

Name: vhdl加法器设计（8421BCD转5421BCD）
Rating: 4.5 (113 reviews)
Author: h60261

上传者：h60261 2019-04-27 04:02:40上传 RAR文件 65.35KB 热度 113次

vhdl加法器设计，输入为8421BCD，内部转换为5421BCD相加，结果转换为5421BCD输出。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

vhdl加法器设计8421BCD转5421BCD

vhdl加法器设计，输入为8421BCD，内部转换为5421BCD相加，结果转换为5421BCD输出...

大小：0B | 2019-04-27 04:02:40
74LS90实现8421BCD码以及5421BCD码

基于Multisim14绘制的74LS90实现8421以及5421BCD码的仿真

大小：0B | 2019-05-15 03:01:13
用VHDL设计快速BCD码加法器

介绍了一种多位BCD码快速加法器的设计方法,并给出了3位BCD码加法器的VHDL源程序和在Found...

大小：20.29 KB | 2022-07-15 00:43:58
8421BCD加法运算.ms13

要求用两片加法器芯片74283配合适当的门电路完成两个BCD8421码的加法运算。(输入2个以BCD...

大小：266KB | 2020-08-12 05:28:33
用VHDL设计快速BCD码加法器.pdf

大小：0B | 2018-12-07 10:00:42
数字逻辑bcd码加法器

大小：0B | 2019-02-17 16:48:08
数字逻辑课程设计8421BCD

很有用的数字逻辑课程设计报告。使用“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 ...

大小：869KB | 2020-08-09 18:53:23
4位BCD码加法器的设计

ALU的设计与仿真—4位BCD码加法器的设计本次的设计内容是ALU的设计与仿真—4位BCD码加法器...

大小：0B | 2018-12-28 21:19:23
bcd4位加法器设计过程

bcd4位加法器设计过程。应用QW2对bcd4位加法器的设计。包含所有设计过程和流程图。

大小：0B | 2019-05-27 11:36:39
2位BCD码加法器2

23ssxc2位BCD码加法器2sssssss

大小：0B | 2019-07-26 04:24:05
加法器vhdl设计

大小：0B | 2019-12-27 03:25:47
vhdl加法器设计

大小：0B | 2019-01-09 08:41:30
BCD码加法器的实验过程及分析

一种用BCD码进行加法运算的实验方法，详细阐述了实验过程和实验结果，分析了加法器的设计原理和应用场景...

大小：1.91MB | 2023-04-16 00:52:24
加法器VHDL

数字路基电路设计实验VHDL实现的串行加法器并行加法器

大小：0B | 2019-05-01 09:44:33
VHDL加法器

由VHDL语言编写的代码，有逐级进位和超前进位加法器的对比，有仿真波形（xilinx）；

大小：0B | 2019-08-01 13:28:41
数字电路课程设计之BCD加法器设计.doc

使用Verilog语言实现4bit*4bit8421BCD码加法器设计，并使用Quartes编写程序...

大小：0B | 2020-06-10 18:24:50