基于FPGA的8421BCD码计数器

Name: 基于FPGA的8421BCD码计数器
Rating: 4.5 (52 reviews)
Author: myth6680

上传者：myth6680 2019-05-04 21:39:19上传 ZIP文件 4.01MB 热度 52次

数字电路设计，基于FPGA的8421BCD码计数器，Verilog语言编写

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于FPGA的8421BCD码计数器

数字电路设计，基于FPGA的8421BCD码计数器，Verilog语言编写

大小：0B | 2019-05-04 21:39:19
8421BCD码计数器内含文档及Verilog HDL设计代码

计数器实现的模制为24，clr为异步清零信号，当时钟上升沿到来或clr下降沿到来，clr=0时，计数...

大小：0B | 2019-05-27 11:36:15
8421 BCD 计数器 VHDL （0-9）

大小：0B | 2018-12-29 19:58:40
计数器8421

大小：0B | 2019-03-08 05:09:10
BCD码计数器4553

这是个关于BCD码计数器MC14553的英文说明,可以了解下工作原理

大小：146KB | 2020-08-21 09:21:28
74LS90实现8421BCD码以及5421BCD码

基于Multisim14绘制的74LS90实现8421以及5421BCD码的仿真

大小：0B | 2019-05-15 03:01:13
8421BCD加法运算.ms13

要求用两片加法器芯片74283配合适当的门电路完成两个BCD8421码的加法运算。(输入2个以BCD...

大小：266KB | 2020-08-12 05:28:33
数字逻辑课程设计8421BCD

很有用的数字逻辑课程设计报告。使用“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 ...

大小：869KB | 2020-08-09 18:53:23
vhdl加法器设计8421BCD转5421BCD

vhdl加法器设计，输入为8421BCD，内部转换为5421BCD相加，结果转换为5421BCD输出...

大小：0B | 2019-04-27 04:02:40
vhdl8421码计数器完整工程包

利用quartus的VHDL文件，完成对时钟的上升沿的计数。采用8421码异步十进制计数。简单，适合...

大小：0B | 2019-05-07 09:49:36
vhdl编写bcd码113进制计数器

大小：0B | 2019-04-05 20:43:41
CD40161置数法实现8421BCD

大小：0B | 2019-03-08 14:58:07
数字逻辑实验一位8421BCD码转换成余3码

数字逻辑实验一位8421BCD码转换成余3码

大小：0B | 2019-04-27 04:01:58
vhdl语言的bcd计数器

VHDL语言描述的bcd计数器，基于MUX+PLUSII平台

大小：0B | 2019-06-04 05:01:13
8421BCD码ASCII码二进制码原理以及相互之间的转换

8421BCD码、ASCII码、二进制码原理以及相互之间的转换

大小：286KB | 2020-09-24 00:35:36
【FPGA——DIY】基于FPGA的秒表计数器

主要是为了练习FPGA的数码管动态显示,其实明白了原理之后再加一个计数器或者分频器上去也是比较简单的...

大小：6.98 MB | 2022-11-03 19:48:49