基于FPGA的高性能全数字锁相环设计与实现

Name: 基于FPGA的高性能全数字锁相环设计与实现
Rating: 4.5 (51 reviews)
Author: shenjungd88227

上传者：shenjungd88227 2019-05-06 19:05:07上传 PDF文件 347.55KB 热度 51次

基于FPGA的高性能全数字锁相环设计与实现，对FPGA相关设计有很大的帮助。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-06 19:05:07

偷换概念，这算什么锁相环设计？

基于FPGA的高性能全数字锁相环设计与实现

基于FPGA的高性能全数字锁相环设计与实现，对FPGA相关设计有很大的帮助。

大小：0B | 2019-05-06 19:05:07
ba于FPGA的高性能全数字锁相环设计与实现

本文提出了一种适用范围广泛的全数字锁相环(ADPLL)实现方法．在锁相环输入频率未知的情况下，实现锁...

大小：0B | 2020-05-13 20:44:55
基于FPGA的全数字锁相环设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作和设计思想，必用可编程逻辑器件...

大小：291KB | 2020-07-16 18:27:40
基于FPGA的全数字锁相环

基于FPGA的全数字锁相环

大小：0B | 2019-05-13 07:54:44
全数字锁相环的FPGA设计

大小：0B | 2019-01-11 23:47:15
基于FPGA的全数字锁相环的设计

基于FPGA的全数字锁相环的设计，给出了使用verilogHDL语言对锁相环进行基于FPGA的全数字...

大小：0B | 2019-05-06 19:06:30
基于FPGA的高阶全数字锁相环的设计与实现

大小：0B | 2019-01-20 01:32:42
基于FPGA的全数字锁相环设计dll

基于FPGA的全数字锁相环设计dll

大小：291.28 KB | 2022-12-08 15:15:49
FPGA实现PLL全数字锁相环

FPGA实现PLL全数字锁相环全部代码

大小：0B | 2019-07-13 20:00:38
基于FPGA的全数字锁相环的设计与应用

系统讲述了用FPGA实现全数字锁相环(ADPLL)的原理、方法、实现流程

大小：0B | 2019-05-06 19:05:48
基于FPGA的全数字锁相环【VerilogHDL】

大小：0B | 2019-02-19 10:33:59
基于全数字锁相环的设计

本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的...

大小：74KB | 2021-02-25 15:56:41
全数字锁相环设计

全数字锁相环设计，是新型的锁相环设计，应用的基础!

大小：0B | 2019-05-01 22:19:46
FPGA内全数字延时锁相环的设计

现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万...

大小：0B | 2019-05-01 22:19:04
全数字锁相环

大小：0B | 2019-01-11 23:47:12
论文研究基于FPGA的全数字锁相环的设计与实现.pdf

基于FPGA的全数字锁相环的设计与实现，杨琳，王强，本文介绍了全数字锁相环的工作原理，给出了一种基于...

大小：0B | 2019-10-07 22:03:58