基于FPGA的全数字锁相环【VerilogHDL】

Name: 基于FPGA的全数字锁相环【VerilogHDL】
Rating: 4.5 (54 reviews)
Author: 壹級電燈泡

上传者：壹級電燈泡 2019-02-19 10:33:59上传其他文件 500kb 热度 54次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: qqemission77713 2025-01-07 09:34:21

一般，我觉得，有点被坑

: letdoog 2025-01-07 21:27:24

可以运行，不过锁相不能完全锁定

基于FPGA的全数字锁相环【VerilogHDL】

大小：0B | 2019-02-19 10:33:59
基于FPGA的全数字锁相环

基于FPGA的全数字锁相环

大小：0B | 2019-05-13 07:54:44
基于FPGA的全数字锁相环设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作和设计思想，必用可编程逻辑器件...

大小：291KB | 2020-07-16 18:27:40
全数字锁相环的FPGA设计

大小：0B | 2019-01-11 23:47:15
基于FPGA的全数字锁相环的设计

基于FPGA的全数字锁相环的设计，给出了使用verilogHDL语言对锁相环进行基于FPGA的全数字...

大小：0B | 2019-05-06 19:06:30
基于FPGA的全数字锁相环设计dll

基于FPGA的全数字锁相环设计dll

大小：291.28 KB | 2022-12-08 15:15:49
全数字锁相环

大小：0B | 2019-01-11 23:47:12
FPGA实现PLL全数字锁相环

FPGA实现PLL全数字锁相环全部代码

大小：0B | 2019-07-13 20:00:38
基于全数字锁相环的设计

本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的...

大小：74KB | 2021-02-25 15:56:41
ADPLL全数字锁相环

带宽自适应高阶全带宽自适应高阶全数字锁相环的研究与设计数字锁相环的研究与设计

大小：0B | 2019-07-13 20:00:51
全数字锁相环设计

全数字锁相环设计，是新型的锁相环设计，应用的基础!

大小：0B | 2019-05-01 22:19:46
基于FPGA的全数字锁相环的设计与应用

系统讲述了用FPGA实现全数字锁相环(ADPLL)的原理、方法、实现流程

大小：0B | 2019-05-06 19:05:48
FPGA内全数字延时锁相环的设计

现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万...

大小：0B | 2019-05-01 22:19:04
一种基于FPGA实现的全数字锁相环

数字锁相环，基于FPGA的，且应用了数字积分算法。。。很好很好，我也是淘来。这里给大家一起分享

大小：0B | 2019-08-03 20:44:00
verilog语言编写FPGA平台全数字锁相环

全数字锁相环在FPGA平台通过verilog语言编写

大小：0B | 2019-04-28 00:12:30
基于FPGA的高阶全数字锁相环的设计与实现

大小：0B | 2019-01-20 01:32:42