源码输入，补码输出的4位加法器verilog 上传者：wqhaxipi288 2018-12-07 10:00:44上传 其他文件 500kb 热度 47次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-07 10:00:44 可以不用状态机吗 码姐姐匿名网友 2018-12-07 10:00:44 还行，可以借鉴一下 anxiangJolin 2018-12-07 10:00:44 还没仿真，估计可以用 一笑忘尘 2025-01-06 09:14:41 可以用的代码，不错的，谢谢！ 释迦苦僧 2025-01-10 14:22:20 很好的代码，帮我理解了另一段看不懂的代码。 发表评论 wqhaxipi288 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
可以不用状态机吗
还行，可以借鉴一下
还没仿真，估计可以用
可以用的代码，不错的，谢谢！
很好的代码，帮我理解了另一段看不懂的代码。