eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究

Name: eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究
Rating: 4.5 (62 reviews)
Author: zh_26361

上传者：zh_26361 2018-12-09 15:12:47上传 PDF文件 304.8KB 热度 62次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究

eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究

大小：0B | 2018-12-09 15:12:47
基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：226KB | 2021-05-04 10:59:28
基于FPGA的Viterbi译码器设计及实现

Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快...

大小：275KB | 2020-08-30 04:56:20
基于FPGA的Viterbi译码器设计与实现

Design and Implementation of Viterbi Decoder Based...

大小：0B | 2019-06-23 08:22:12
基于Xilinx FPGA的高速Viterbi回溯译码器

摘要:分析了新一代通信系统的发展对Viterbi译码器速率提出了更高的要求,通过优化Viterbi...

大小：225KB | 2021-02-06 12:25:32
基于FPGA的卷积码Viterbi译码器性能研究

卷积码是一种前向纠错控制(ForwardErrorControl,FEC)编码方式,其特点是接收端根...

大小：188KB | 2020-10-19 18:25:57
Viterbi译码器回溯算法实现研究

Viterbi译码器回溯算法实现研究

大小：0B | 2019-07-15 15:37:09
EDA PLD中的基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：172KB | 2020-11-08 12:11:03
EDA PLD中的基于FPGA的Viterbi译码器设计及实现

卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译...

大小：207KB | 2020-10-27 12:48:14
基于DSP的viterbi译码器的设计与实现

基于DSP的viterbi译码器的设计与实现

大小：0B | 2019-09-06 15:18:59
HDTV接收机吕Viterbi译码器的FPGA实现

高清晰度数字电视(HDTV)技术是当今世界上最先进的图像压缩编码技术和数字通信技术的结合。它代表一个...

大小：94KB | 2020-08-09 09:39:08
一种基于FPGA的Viterbi译码器优化算法

1 引言由于卷积码优良的性能,被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有...

大小：206KB | 2021-04-22 01:05:01
基带芯片中Viterbi译码器的研究与实现

大小：239.058 KB | 2022-12-22 23:44:25
基于FPGA的指针反馈式低功耗Viterbi译码器设计

为了满足复杂的无线通信系统功耗以及性能要求,提出并设计了一种指针反馈式Viterbi译码器。该译码器...

大小：394KB | 2020-09-01 06:22:14
基于FPGA的BCH译码器的实现

详细介绍了BCH的编译码方法以及实现，所实现的编译码其能对BCH进行正确的编码和译码。还给出了Qua...

大小：0B | 2019-05-15 05:37:34
咬尾卷积viterbi译码器_python实现

Biting tail convolution viterbi decoder - python i...

大小：0B | 2019-06-23 08:22:09