Verilog数字钟设计实验报告 上传者：Sheeveron 2019-07-10 02:29:12上传 DOC文件 461KB 热度 49次 设计一个多功能数字时钟，具有时分、秒计数显示、闹钟功能 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-10 02:29:12 需要自己做一个topmodule，而且里面还有小bug，总体参考价值不错 发表评论
需要自己做一个topmodule，而且里面还有小bug，总体参考价值不错