ASIC世甘施程和设时方法-nginx url自动加斜杠及301重定向的问题

第二章ASIC设计和实现方法的命名、类型以及扇入、扇出参数等涉及复杂的软件工具，这些工具能对照检查晶体管及其连线，记录和指示两者的异同点，并将匹配和不匹配的节点列出。版图参数提取、反标注和后仿真版图参数提取用于检查各层版图之间的相互关系，提取晶体管连线产生的分布电容和分布电阻。在深亚微米下的ASIC后端设计及实例中，我们可以了解到具体操作方法，这类程序通常采用几何图形相交或相并来识别各种器件，同时计算出分布电容和分布电阻的大小。

对于亚微米工艺的电路而言，分布电容和分布电阻产生的信号延迟相对于器件延时还比较小；而对于深亚微米的电路，如线条宽度达到0.35μm、1.25μm甚至0.18μm时，连线之间的间隔更近了，由此产生的分布电容和分布电阻比起亚微米电路要大得多，甚至已经超过了器件本身的延时。这时，反标注将版图参数提取得到的分布电阻和分布电容迭加到对应节点的参数上，实际上是修改了对应节点的参数值。栅极相连的节点已提取了该节点连线的分布电容再加到栅极电容上。这种操作称为反标注。版图布局布线以后，再进行版图分布参数的提取和反标注，也就是考虑到实际物理实现的具体参数，然后再进行仿真或模拟，这一过程称为版图后仿真。

如果仿真成功，当然可以将原设计的版图去制版和流片，但要是不成功的话，那还得重新修改版图，针对关键路径，设法减小相应的分布参数；如果还不行的话，很可能要修改前面的电路结构。对应深亚微米的电路设计，这样的反复可能需要多次，甚至设计无法成功。例如在面向深亚微米ASIC设计的可测性设计技术中提到的反复调整方法，这意味着这种版图后仿真方法也无法解决深亚微米的时序问题。

设计规划检查和电学规划检查版图设计好之后必须进行设计规划检查和电学规则检查。设计规则实际上是版图的几何规则，芯片上元器件的参数特性是在版图图形形状，尺寸和相互位置来体现的，因而在版图布局布线之后需要进行检查。全定制的版图设计是以人工交互方式进行的，当然需要DRC检查。半定制的门阵和标准单元设计是全自动进行的，理应不必检查，但是由于设计中可能会有人工干预的情况，例如自动布图不满意。想了解更多关于这一过程的详细描述，可以参考深亚微米FPGA结构与CAD设计一文。

这种复杂的设计过程让人不禁感叹，现代科技的发展真是步步艰辛，却又令人兴奋不已！