Turbo简化译码算法的FPGA设计与实现

在深入分析Turbo译码算法的基础上,采用MAX-LOG-MAP算法进行了Turbo码译码器的FPGA设计与实现,并给出相应实现参数和结构.对FPGA的实现与MATLAB浮点算法做了仿真比较.

Ｔｕｒｂｏ简化译码算法的ＦＰＧＡ设计与实现赵旦峰，雷李云，杨建华（哈尔滨工程大学信息与通信工程学院，黑龙江哈尔滨１５０００１）摘要：在深入分析Ｔｕｒｂｏ译码算法的基础上，采用ＭＡＸ―ＬＯＧ―ＭＡＰ算法进行了Ｔｕｒｂｏ码译码器的ＦＰＧＡ设计与实现，并给出相应实现参数和结构。对ＦＰＧＡ的实现与ＭＡＴＬＡＢ浮点算法做了仿真比较。关键词：Ｔｕｒｌ）ｏ码ＭＡＸ―ＬＯＧ―ＭＡＰ算法ＦＰＧＡＴｕ‰码自１９９３年提出以来…，由于其接近香农极织方案【２】，在短帧情况下，ＭＡＸ―ＬＯＧ―ＭＡＰ算法同样具限的优异译码性能，一直成为编码界研究的热点。近年有较好的译码性能。来，用户对通信质量的要求越来越高，学者们已将研究如图１所示，帧长为１２８，迭代６次，船Ｒ＝１０。５的数重点从理论分析转移到Ｔｕｒｂｏ码的实用化上来。Ｔｕｒｂｏ码量级时，ＭＡＸ―ＬＯＧ―ＭＡＰ算法的译码性能比ＭＡＰ算法现已成为深空通信的标准，即第三代移动通信（３Ｇ）信差大约０．６ｄＢ，比ＬＯＧ―ＭＡＰ算法差０．２ｄＢ左右。所以，道编码方案【２】。本文采用３ＧＰＰ的交织和（１３，１５）编码方案，ＭＡＸ―ＬＯＧ―Ｔｕｒｂｏ码虽然具有优异的译码性能，但是由于其译ＭＡＰ译码算法进行短帧