一种改进Turbo 码译码器的FPGA设计与实现 上传者：dflbin 2019-09-24 08:01:37上传 PDF文件 230.35KB 热度 68次 一种基于MAX-Log-MAP算法的更有效减小译码延时的方法,通过并行计算前向状态度量和后向状态度量,将半次迭代译码延时缩短一半,而译码性能没有损失,同时也减小了硬件实现中的时序控制复杂度 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
